Deska pro demonstraci efektu blokovacích kondenzátorů na napájení integrovaných obvodů, základní informace o blokovacích kondenzátorech

1. Úvod

Toto je modul určený pro demonstraci nutnosti použití blokovacích kondenzátorů (v angličtině decoupling či bypass capacitors) na napájení integrovaných obvodů (IO, "čipů"). Většina moderních integrovaných obvodů vyžaduje přítomnost blokovacích kondenzátorů. Většina obvodů pracující s nějakým hodinovým (clock) signálem odebírá proud ve špičkách, ale blokovací kondenzátory jsou potřebné i pro jiné IO. Je možné je zde propojkou připojit, respektive odpojit, a sledovat jejich vliv. Tyto kondenzátory, typicky s kapacitou řádově nF až µF, slouží mimo jiné jako lokální zdroj schopný dodat krátké proudové špičky. Je-li přes značnou indukčnost (dlouhou cestu, dlouhý kabel) vedena rychlá proudová špička, vznikne na ní momentální úbytek či špička napětí. Aby byl vliv tohoto nechtěného jevu omezen, měly by blokovací kondenzátory být umístěny co nejblíže (ideálně "do cesty" k) IO. Jejich neosázení může vést k problémům se stabilitou či EMI i v případě, že obvod zdánlivě funguje správně. V extrémním případě hrozí poškození IO napěťovými špičkami.

Jako testovací obvod je zde použitý NE555 v astabilním režimu. Ačkoliv se jedná o poměrně starý IO, má tendenci při přepínání výstupu odebírat krátké (desítky ns) proudové špičky v řádu stovek mA. Na desce je přítomná cesta, která simuluje indukčnost kabelu - simuluje situaci, kdy by byl obvod napájen ze zdroje přes příliš dlouhé vodiče. Při odpojení či připojení zabudovaných blokovacích kondenzátorů lze snadno sledovat vliv na průběhy napětí na napájení obvodu.

Hotový modul (klikněte pro plné rozlišení)

2. Popis

Schéma zapojení (klikněte pro plné rozlišení)

Návrh DPS (klikněte pro plné rozlišení)

Jako vstupní konektory jsou zde jak kolíky, tak konektory na banánky. Vstup je jištěn pojistkou F1. Pro zajištění dostatečně tvrdého napájení z hlediska nízké impedance vůči střídavým signálům jsou použity kondenzátory C1, C2. Dále vede napájení do samotného oscilátoru skrz dlouhou cestu, která lze připojit propojkou JP4 či přemostit propojkou JP3. Tato cesta je dlouhá celkem cca 40 cm a má indukčnost v řádu nižších stovek nH, simuluje napájení obvodu skrz vodiče dlouhé desítky cm. Pokud není zapojená ani jedna propojka, lze na místo JP3 připojit externí indukčnost. Integrovaný obvod je chráněn Zenerovou diodou D1 proti potenciálním vzniklým špičkám.

Propojkou JP1 lze připojit keramický kondenzátor (C4, 100 nF), propojkou JP2 elektrolytický kondenzátor (C3, 10 µF). Děje na napájení čipu lze sledovat na vyvedených kolících J6+J8, respektive na konektoru J5, výstup oscilátoru na J7+J8 či J6.

Frekvence oscilátoru je dána součástkami R1, R2, C5.

Úbytek/propad napětí na příslušné cestě je (za předpokladu, že nepracujeme s tak rychlými signály, že by bylo nutné pracovat s cestami jako s přenosovými vedeními, a lze také zandebat jejich kapacitu) dán převážně jejím odporem, indukčností, momentálním protékajícím proudem a strmostí změn proudu. Odpor zde hraje větší roli pro stejnosměrný odběr, indukčnost pro pulzní odběr. Úbytek na indukčnost je dán strmostí změny proudu (${\mathrm{d} i(t)}/{\mathrm{d}t}$), úbytek na odporu je dán hodnotou odporu a proudu.
${u}_{R}(t) = R \cdot i(t)$
${u_{L}(t)} = L \cdot \dfrac{\mathrm{d} i(t)}{\mathrm{d} t} \rightarrow \Delta u_{L-pulz-max} = L \cdot \mathrm{max}({\dfrac{\mathrm{d}i(t)}{\mathrm{d}t}})$

Na cestě s indukčností 200 nH a odporem 0,5 Ω by při stejnosměrném odběru proudu 100 mA, respektive při pulzním odběru až 100 mA/10 ns, by vzniknul maximální úbytek:
${\Delta U}_{R-DC} = R \cdot I = \textrm{0,05 V}$
${\Delta u_{L-pulz-max}} = L \cdot \mathrm{max}{({\dfrac{{\mathrm{d}}i(t)}{{\mathrm{d}}t}})} = \textrm{2 V}$

U některých integrovaných obvodů (spínané měniče či složitá logika - procesory, FPGA...) se dá setkat se změnami odběru v řádu A/ns, kde hraje podstatnou roli každý zlomek nH. Indukčnost cesty široké 1 mm umístěné 1,5 mm nad širokou nepřerušenou plochou, přes kterou se proud vrací, se pohybuje okolo 0,5 nH/mm.

Na této desce je použit elektrolytický kondenzátor a keramický kondenzátor. U elektrolytického kondenzátoru je kvůli vyššímu ekvivalentnímu sériovému odporu i při násobně vyšší kapacitě vidět na průbězích níže mnohem vyšší propad napětí. U keramického kondenzátoru je viditelná mírná tlumená oscilace po pulzu (kvůli nízkému ESR rezonuje s indukčností cesty).

V praxi se elektrolytické kondenzátory na této pozici (pokrytí velmi krátkých změn) téměř nevyužívají samostatně, ale bývají umístěné na napájení pro pokrytí delších dějů či zatlumení oscilací. Kondenzátory mají určitou samo-rezonanční frekvenci (SRF) danou parazitními vlastnostmi, na které mají nejnižší impedanci, a na napájení IO se často používá kombinace několika různých hodnot keramických kondenzátorů (např. 1 nF a 100 nF) pro pokrytí širšího rozsahu frekvencí (čím je rychlejší změna proudu/napětí, tím vyšší frekvence jsou obsaženy v signálu). Kritickou frekvenci, podle které se volí kondenzátor s nejnižší kapacitou, lze odhadnout jako $f = {\textrm{0,35}/t_{edge}}$, kde $t_{edge}$ je délka náběžné/sestupné hrany skokové změny proudu. Některé IO mají velký počet párů napájecích pinů, kdy každý může vyžadovat jeden či více blokovacích kondenzátorů.

Tato deska je navržena jako jednovrstvá s THT součástkami pro snadnou výrobu v domácích či školních podmínkách. Některá vylepšení (zmíněná ve schématu) jsou řešena pomocí SMD součástek na spodní straně desky.

Co se týká obvodu 555 a jeho variant, modernější CMOS varianty mají menší tendenci odebírat velké proudové špičky.

Spodní strana DPS (klikněte pro plné rozlišení)